RISC-V

Eine gesichtete Version dieser Seite, die am 27. Mai 2018 freigegeben wurde, basiert auf dieser Version.

RISC-V (offizielle Aussprache: "risc-five"^[1]) ist eine offene Befehlssatzarchitektur, die sich auf das Designprinzip des Reduced Instruction Set Computer stützt.

Prototyp eines RISC-V Mikroprozessors aus dem Jahr 2013

Anders als die meisten Befehlssatzarchitekturen ist RISC-V nicht patentiert und darf dank der freizügigen BSD-Lizenz frei verwendet werden. Somit ist es jedem erlaubt, RISC-V Mikroprozessoren zu entwerfen, herzustellen und zu verkaufen.^[2]

Das Projekt begann 2010 an der University of California, Berkeley unter der Leitung von Krste Asanovic und David A. Patterson und wird bereits von Hard- und Softwareentwicklern weltweit mitentwickelt und gefördert.^[3]

Weblinks

Commons: RISC-V – Sammlung von Bildern, Videos und Audiodateien

Offizielle Website der RISC-V Foundation

Einzelnachweise

↑ RISC-V ISA - RISC-V Foundation. In: RISC-V Foundation. (riscv.org [abgerufen am 3. Februar 2018]).
↑ FAQ - RISC-V Foundation. In: RISC-V Foundation. (riscv.org [abgerufen am 3. Februar 2018]).
↑ Contributors - RISC-V Foundation. In: RISC-V Foundation. (riscv.org [abgerufen am 3. Februar 2018]).

[1] RISC-V ISA - RISC-V Foundation. In: RISC-V Foundation. (riscv.org [abgerufen am 3. Februar 2018]).

[2] FAQ - RISC-V Foundation. In: RISC-V Foundation. (riscv.org [abgerufen am 3. Februar 2018]).

[3] Contributors - RISC-V Foundation. In: RISC-V Foundation. (riscv.org [abgerufen am 3. Februar 2018]).

[1]

[2]

[3]